1. Jurnal [Kembali]






2. Alat dan Bahan [Kembali]
 
Module D'Lorenzo


Jumper


    1. Panel DL 2203C. 
    2. Panel DL 2203D. 
    3. Panel DL 2203S. 
    4. Jumper



4. Prinsip Kerja Rangkaian [Kembali]

    Pada rangkaian JK Flip-Flop, input R dan S aktif jika berlogika 0,hal ini dikarenakan input R dan S aktif di kondisi aktif low. input R dan S tidak bisa aktif secara bersamann, hal ini dinamakan kondisi terlarang. Jadi ketika salah satu input aktif, maka kondisi JK Flip-Flop akan sesuai dengan input yang aktif. Dan Ketika kaki input dari R dan S non aktif,maka output JK Flip-Flop hanya dipengaruhi oleh input J dan K saja.
 
    Pada rangkaian D Flip-Flop, input R dan S aktif jika berlogika 0,hal ini dikarenakan input R dan S aktif di kondisi aktif low. input R dan S tidak bisa aktif secara bersamann, hal ini dinamakan kondisi terlarang. Jadi ketika salah satu input aktif, maka kondisi D Flip-Flop akan sesuai dengan input yang aktif. Dan Ketika kaki input dari R dan S non aktif,maka output D Flip-Flop hanya dipengaruhi oleh input D saja.

5. Vidio Rangkaian [Kembali]




6. Analisa [Kembali]

Percobaan 1:
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?

Karena B0 inputnya R active low dan B1 keS active low. maka jika sama - sama diberi input 0 maka flip flopnya akan memasuki kondisi terlarang dan clocknya active low sehingga kondisi terlarangnya ketika inputnya 0

2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?

Karena B3 terhubung ke clock, maka jika ditutup clocknya tidak akan berfungsi, sehingga input yang bersifat mengikuti kerja clock tidak akan berfungsi dan tidak akan merubah hasil output. Dan pada saat kondisi toggle pun clock tidak dapat untuk mengubah input sesuai dengan sifatnya yang fall atau rise time.

3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!


- Toggle =
Ketika outputnya mengambil hasil input dari clock sehingga outputnya berubah sesuai dengan sifat clock yang rise time atau fall time

-Not change =
Dimana kondisi ketika output sebelumnya punya nilai yang sama dengan output selanjutnya setelah salah satu input diubah. biasanya aktif saat kedua input bernilai sama dan tidak aktif

-Terlarang =
Dimana kondisi saat inputnya sama sama hidup dan aktif bersama dan output Q dan Q' nya bernilai 1 sehingga tidak bisa dipakai yaitu saat nilai outputnya Q sama dengan Q'

7. Link Download [Kembali]


    Download HTML[disini]
    Download Rangkaian Percobaan[disini]
    Download Video Percobaan[disini]
    Download Data sheet IC 74LS112A [disini]
    Download Data sheet IC 7474 [disini]